，包括 3D PHY 架构分析、TSV实现、上下芯片间相互作用精确建模、电感建模验证。其 5nm PCIe Gen6 PHY测试芯片针对该连接类型进行了设计更新。