业界预期，imec 揭露最新制程技术蓝图，意味摩尔定律将持续推进，台积电也已开始投入 CFET 结构电晶体，持续领先业界。

　　目前半导体制程进展已达 2nm 等级，电晶体闸极接触间距约为 48nm，后续演进到 A14 等级制程时，CPP 预期会缩小至 45nm。

　　不过，2030 年发展至 A10 制程之后，CPP 将固定在 42nm。这揭示了传统定义的摩尔定律会遭遇挑战，通过不断横向缩小 CPP 来提高电晶体密度的方法将到达极限。

　　，到时候可能转向采用 CFET 架构，也就是把 n 型电晶体与 p 型电晶体进行垂直堆叠，取代传统的并排配置。这项架构将使得电晶体微缩增加第三维度，可更有效率地运用空间。未来电晶体密度持续提升可能要靠降低单元高度与垂直整合来达成。如此一来，CFET 有望成为继鳍式场效电晶体、环绕式闸极电晶体之后，下一个半导体电晶体结构主流，要把 n 型电晶体与 p 型电晶体进行垂直堆叠，取代传统的并排配置。